TFW

PTO/SB/21 (08-03)
Approved for use through 08/30/2003. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
p.a. collection of information unless it disclaims a wide CASP.

Under the Paperwo	ork Reduction Act of 1995, r	no persons	are required to respond to a collection	n of information unle	ss it displa	vs a valid OMB control number.	
			Application Number	10/709,524			
TRANSMITTAL		Filing Date	05/12/2004				
FORM		First Named Inventor	Yin-Chang Chen	Yin-Chang Chen			
(to be used for all correspondence after initial filing)		Art Unit					
•,			Examiner Name				
Total Number of Page	es in This Submission	3	Attorney Docket Number	AMIP0028USA			
	ENCLOSURES (Check all that apply)						
Fee Attached  Amendment/Reply  After Final  Affidavits/declaration(s)  Extension of Time Request  Express Abandonment Request		Drawing(s)  Licensing-related Papers  Detition  Petition to Convert to a Provisional Application Change of Correspondence Address  Terminal Disclaimer  Request for Refund  Drawing(s)  Licensing-related Papers  Appeal Communication to of Appeals and Interferer Appeal Communication to (Appeal Notice, Brief, Repl  Proprietary Information  Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter  Other Enclosure(s) (pleased the proprietary Information Status Letter		mmunication to Board and Interferences mmunication to TC ice, Brief, Reply Brief) Information er osure(s) (please			
Response to Missing Parts under 37 CFR 1.52 or 1.53							
	SIGNAT	URE O	F APPLICANT, ATTORNI	EY, OR AGEN	Г		
Firm or Winston Hsu, Reg. No.: 41,526							
Signature	l	$\sqrt{J}$	noton lose	1			
Date	Date 5/201740.						
CERTIFICATE OF TRANSMISSION/MAILING							
I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.							
Typed or printed name	е						
Signature					Date	)	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

The Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number. Complete if Known

	IKANS	MAIL I TA	┗╸ᇈ	Applic	ation N	lumbe	<sub>er</sub> 10/709,	,524	
for FY 2004  Effective 10/01/2003. Patent fees are subject to annual revision.				Filing Date		05/12/2	05/12/2004		
			Ĺ	First N	Named Inventor		tor Yin-Cha	ang Chen	
				Exami	iner Na	ıme			
Applicant claims	s small entity status. S	See 37 CFR 1.27	-[	Art Un	nit				
TOTAL AMOUNT	OF PAYMENT	(\$) 0.00		Attorney Docket No. AMIP0028USA					
METHOD OF	PAYMENT (check	all that apply)		FEE CALCULATION (continued)					
Check Credi	it card Money Order	Other None		3. ADDITIONAL FEES					
Deposit Account:				Large Entity   Small Entity  Fee Fee Fee Fee Fee Fee Fee Possintion					
Deposit Account 50-31	105		Code	(\$)	Code (	(\$)			Fee Paid
Number			1051	1	2051		•	e filing fee or oath	<b>├</b> ──┤ <b>│</b>
Account North A	America Intellectual P	roperty Corp.	1052	50	2052		Surcharge - late cover sheet	provisional filing fee or	<u> </u>
	ized to: (check all that a	pply)	1053	130	1053		Non-English spe		<u> </u>
Charge fee(s) indicat	ted below Cred	dit any overpayments	1812 2	1		-		est for ex parte reexamination	<del>  </del>
	al fee(s) or any underpay	` ` `	1804	920*	1804	920	Examiner action	lication of SIR prior to	
Charge fee(s) indicate to the above-identified de	ited below, except for the leposit account.	ie filing fee	1805 1	1,840*	1805 1		Requesting pub Examiner action	olication of SIR after	
	EE CALCULATION	J T	1251	110	2251	55	Extension for re	eply within first month	<b>]</b>
1. BASIC FILING F			1252	420	2252	210	Extension for re	eply within second month	┝──┤╏
Large Entity Small Ent	tity	<b>-</b> 1	1253	950	2253	475	Extension for re	eply within third month	<u> </u>
Fee Fee Fee Fee Code (\$)		Fee Paid	1254 1	1,480	2254	740	Extension for re	eply within fourth month	<u> </u>
1001 770 2001 38	-		1255 2	2,010	2255	1,005	Extension for re	eply within fifth month	<del>├──</del> ┤╿
1002 340 2002 17	70 Design filing fee	<u>,</u>    !	1401	330	2401	165	Notice of Appea	al	<u> </u>
1003 530 2003 26	65 Plant filing fee		1402	330	2402		-	support of an appeal	<b> </b>
1004 770 2004 38	85 Reissue filing fe	;e	1403	290	2403		Request for ora	_	<u>├</u> ──┤╿
1005 160 2005 8	80 Provisional filing		1451 1					ute a public use proceeding	<b>├──</b> ┤┃
<u>'</u>	SUBTOTAL (1)	(\$) 0.00	1452	110	2452		Petition to reviv		<del>  </del>
2. EXTRA CLAIM	FEES FOR UTILIT		1453 1	· I	2453			ve - unintentional	<del>  </del>
	Extra Claims	Fee from below Fee Paid	1501 1 1502	480	2501 2502		Utility issue fee Design issue fe	·	
Total Claims	-20** = X		1502	640	2502		Plant issue fee		
Independent Claims	] - 3** = X _		1460	130	1460		Petitions to the		
Mu <u>!ti</u> ple Dependent			1807	50	1807			under 37 CFR 1.17(q)	
Large Entity   Small I		<u></u>	1806	180	1806	180	Submission of I	Information Disclosure Stmt	
Fee Fee Fee Code (\$)	Fee <u>Fee Descrip</u> (\$)	tion	8021	40	8021	40	Recording each	patent assignment per	
1202 18 2202	2 9 Claims in exce	ss of 20	1809	770	2809		property (times	number of properties) sion after final rejection	
1201 86 2201	•	laims in excess of 3	1000	′′ັ	2005	300	(37 CFR 1.129		
		dent claim, if not paid	1810	770	2810	385	For each addition examined (37 C	onal invention to be	
1204 86 2204	4 43 ** Reissue inde over original	ependent claims patent	1801	770	2801	385		ontinued Examination (RCE)	
1205 18 2205	5 9 ** Reissue clair	ims in excess of 20	1802	900	1802		Request for ex	xpedited examination	
'	and over orig		Other (	• /nn	- <b>-:-</b> .)		of a design app	olication	
	SUBTOTAL (2)	(\$) 0.00		fee (spe iced by	ecity) Basic Fi	iling Fe	ee Paid e	···===================================	
**or number previous	sly paid, if greater; For R	leissues, see above	1,000		Dasio .	ling.	20.00	SUBTOTAL (3) (\$) 0.00	
SUBMITTED BY					·· N/a	_		(Complete (if applicable))	
Name (Print/Type)	Winston Hsu	,		egistrat		41,5	526	Telephone 886289237350	)

undon Signature Date

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign applications:						
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO		
093105761	Taiwan R.O.C	03/04/2004				
w						
-3 -V		-				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



# 면이 면이 면이 면이



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2004 年 03 月 04 日

Application Date

申 請 案 號: 093105761

Application No.

申 請 人: 聯笙電子股份有限公司

Applicant(s)

局


長

Director General

蔡







Issue Date

發文字號; 09320409050

Serial No.





# 發明專利說明書

(本說明書格式、順序及粗體字,請勿任意更動,※記號部分請勿填寫)

※申請案號:

※申請日期:

※IPC 分類:

壹、發明名稱:(中文/英文)

具有負電壓穩壓電路之半導體元件/ SEMICONDUCTOR DEVICE WITH A NEGATIVE VOLTAGE REGULATOR

貳、申請人:(共1人)

姓名或名稱:(中文/英文)

聯笙電子股份有限公司/AMIC TECHNOLOGY CORPORATION

代表人:(中文/英文) 陳焜錄/CHEN, KUN-LUH

住居所或營業所地址:(中文/英文)

新竹市新竹科學園區力行六路二號/No. 2, Li-Hsing 6 Rd.,

Science-Based Industrial Park, Hsin-Chu City 300, Taiwan, R.O.C.

國 籍:(中文/英文)中華民國/TW

參、發明人:(共1人)

姓 名:(中文/英文)

陳印章/ CHEN, YIN-CHANG

住居所地址:(中文/英文)

新竹縣竹北市縣政七街二十三號三樓/3F, No. 23, Shianjeng 7th St., Jubei City, Hsin-Chu Hsien 302, Taiwan, R.O.C.

國 籍:(中文/英文) 中華民國/TW

肆	`	聲	明	事	項	į
Г	$\neg$		rtz.	is. kk		# 1

• • • •
□ 本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期
間,其日期為: 年 月 日。
◎本案申請前已向下列國家(地區)申請專利 □ 主張國際優先權:
【格式請依:受理國家(地區);申請日;申請案號數 順序註記】
1.
2.
3.
4.
5.
□ 主張國內優先權(專利法第二十五條之一):
【格式請依:申請日;申請案號數 順序註記】
1.
2.
□ 主張專利法第二十六條微生物:
□ 國內微生物 【格式請依:寄存機構;日期;號碼 順序註記】
□ 國外微生物 【格式請依:寄存國名;機構;日期;號碼 順序註記】
□ 熟習該項技術者易於獲得,不須寄存。

# 伍、中文發明摘要:

本發明提供一具有負電壓穩壓電路之半導體元件。該元件包括一負電壓穩壓電路,該負電壓穩壓電路包含一驅動單元,包含二電晶體;二操作放大器,分別用來依據一迴授電壓以及一參考電壓控制該二電晶體之電流;一包含二 n 型通道三重井金氧半電晶體之電流源,該二 n 型通道三重井金氧半電晶體之電流源,該二 n 型通道三重井金氧半電晶體之源極為該負電壓穩壓電路之輸入端;以及該二 n 型通道三重井金氧半電晶體之源極為該負電壓穩壓電路之輸入端;以及一分壓單元,用來將該負輸出電壓分壓後輸出至該二操作放大器以分別調整該驅動單元之二電晶體之電流,進而穩定該負輸出電壓。

# 陸、英文發明摘要:

#### Abstract:

A semiconductor device with a negative voltage regulator. The device includes a negative voltage regulator. The negative voltage regulator comprises a driver, two operational amplifiers, two n-type triple-well MOS transistors, and a biasing circuit. The negative output voltage feeds back to the negative voltage regulator from the biasing circuit so as to be regulated by the negative voltage regulator.

# 柒、指定代表圖:

- (一)本案指定代表圖為:第(三)圖。
- (二)本代表圖之元件代表符號簡單說明:

300	半導體元件
310	電壓源穩壓電路
320	電流源
330	參考電壓產生器
340	分壓單元
350	單元
361, 362, 363	操作放大器
R31, R32	電阻
V <sub>ref31</sub> , V <sub>ref32</sub> , V <sub>DD</sub> , V	OUT3, VIN3 電壓
Nin, Nout, Nfebk3	節點

捌、本案若有化學式時,請揭示最能顯示發明特徵的化學式:

無

# 玖、發明說明:

#### 【發明所屬之技術領域】

本發明提供一種具有負電壓穩壓電路(negative voltage regulator)之半導體元件,尤指一種具有一使用三重井(triple-well) 金屬氧化物半導體(Metal-Oxide-Semiconductor, MOS)電晶體,用來將一負電壓穩壓後輸出之負電壓穩壓電路之半導體元件。

#### 【先前技術】

目前市面上之各種電子產品中,常常會使用到穩壓電路來執行電壓調整的工作,並提供穩定的電壓予設置於穩壓電路外部之元件。為了提供穩定的電壓,增加電路元件之穩定性及確保電子裝置之性能,各界皆提出許多不同的穩壓電路之設計,例如 Tanzawa 等人提出的 US Patent 6,600,692, "Semiconductor Device with a Voltage Regulator"。

一般說來,大部份的電路皆需要將電壓升壓或偏壓在一較高之正電壓(positive voltage)以使得電路有較好之效能。然而,仍然有部份電路需要使用負電壓(negative voltage),例如像是現代資訊產品中極重要的非揮發性記憶裝置:電性可抹除唯讀記憶體(electrical erasable programmable read only memory,EEPROM)及快閃記憶體(flash memory),當快閃記憶體於清除所寫入的資料時,即需要用到負電壓。然而,目前各界對於穩壓電路之研究與發明皆集中專注在正電壓之穩壓方面,關於負電壓之穩壓技術則並無充足之演進,如上述 US Patent 6,600,692, Semiconductor Device with a Voltage Regulator"所提出之穩壓

壓產生電路 100 之示意圖。110 為一振盪器,120 為一負電充電電路。振盪器 110 將其輸出輸入負電充電電路 120,再由負電充電電路 120 輸出一負電壓 Vouri。請參見圖二。圖二為一習知負電壓穩壓電路 200 之示意圖。負電壓穩壓電路 200 中包括一及閘 230,一分壓單元 240 以及一比較器 250。Vref21與 Vref22為二參考電壓,R21與 R22 為二分壓電阻。相較於圖一中 Vouri 之未經穩壓,分壓單元 240 以分壓電阻 R21與 R22 將負電充電電路 220 之輸出 Vour2與 Vref1分壓,再將此分壓產生之電壓 VFEBK2 迴授輸入比較器 250 與參考電壓 Vref22相比較;比較器 250 之輸出與振盪器 210 之輸出一起輸入及閘 230,及閘 230 之輸出再輸入負電充電電路 220,如此形成一穩壓迴路,Vour2 即為一經穩壓之負電壓輸出(regulated negative output voltage)。

對於要求高效能的電路來說,圖二中之習知負電壓穩壓電路 200 之穩壓效果並不夠理想。圖二中習知負電壓穩壓電路 200 運作的情形可描述如下。當 Vourz 之準位低於目標準位時,迴授電壓 Vrebsk 會被拉低而使得比較器 250 之輸出為數位 0 (低準位),如此將使得及閘 230 之輸出為數位 0,亦即使得負電充電電路停止隨著振盪器 210 充電而拉高 Vourz 之準位。反之,當 Vourz 之準位高於目標準位時,迴授電壓 Vrebsk 會被拉高而使得比較器 250 之輸出為數位 1 (高準位),如此將使得及閘 230 之輸出為數位 1 ,亦即使得負電充電電路隨著振盪器 210 充電而降低 Vourz 之準位。如上所述之迴授穩壓方式受限於比較器 250 以及及閘 230 之比較範圍,類似為一數位式之迴授穩壓,使得經穩壓後之 Vourz 仍有偏大之準位起伏,無法充份滿足需要使用負電壓之電路。

#### 【發明內容】

因此本發明之主要目的在於提供一種具有負電壓穩壓電路之半導 體元件,以改善上述問題。

根據本發明之申請專利範圍,係揭露一種具有負電壓穩壓電路 (negative voltage regulator)之半導體元件,其包括一負電壓穩壓 電路,用來將一負輸入電壓(Negative Input Voltage)穩壓後於一輸 出節點(Output Node)輸出一負輸出電壓(Negative Output Voltage)。 該負電壓穩壓電路包含一驅動單元(driver),用來調整該負輸出電 壓,該驅動單元包含一第一電晶體,一第二電晶體,一第一節點以及 一輸出節點,其中該第一節點電連於一電壓源,以及該輸出節點電連 於該負電壓穩壓電路之輸出節點;一第一操作放大器(operational amplifier),其包含一第一接收端,一第二接收端以及一輸出端,分 別電連於一迴授電壓(Feedback Voltage),一參考電壓(Reference Voltage)以及該第一電晶體,該第一操作放大器係依據該迴授電壓以 及該參考電壓以於該輸出端輸出一驅動電壓以控制流經該第一電晶體 之電流;一第二操作放大器,該第二操作放大器包含一第一接收端, 一第二接收端以及一輸出端,分別電連於一參考電壓,該迴授電壓以 及該輸出端電連於該第二電晶體,該第二操作放大器係依據該參考電 壓以及該迴授電壓以於該輸出端輸出一驅動電壓以控制流經該第二電 晶體之電流;一電流源(current source),用來提供該驅動單元電流, 該電流源包含二 n 型通道三重井(triple-well) 金屬氧化物半導體 (Metal-Oxide-Semiconductor, MOS, 金氧半)電晶體, 其中該二 n 型 通道三重井金氧半電晶體之汲極分別電連於該第一電晶體之汲極以及 該第二電晶體之汲極,以及該二 n 型通道三重井金氧半電晶體之源極 (Source)與該負輸入電壓相連;以及一分壓單元,包含一第一端點及 一第二端點,分別電連於一電壓源及該輸出節點,該分壓單元另包含 一迴授節點,該迴授節點電連於該第一操作放大器之第一接收端和該 第二操作放大器之第二接收端,該分壓單元係用來將該電壓源之位準 以及該負輸出電壓分壓以形成該迴授電壓,而於該迴授節點輸出該迴 授電壓至該第一操作放大器以及該第二操作放大器,以調整控制流經 該第一電晶體以及該第二電晶體之電流,進而穩定該負輸出電壓。

#### 【實施方式】

請參閱圖三。圖三為本發明之具有負電壓穩壓電路之半導體元件 300 之示意圖。30 為本發明之負電壓穩壓電路,其由一電壓源穩壓電路 310,一電流源電路 320,一分壓單元 340,一驅動單元(driver)350以及兩個操作放大器 361 與 362 所組成。需經穩壓之負輸入電壓 (Negative Input Voltage) V<sub>IN3</sub> 經由輸入節點(Input Node)N<sub>IN</sub> 輸入負電壓穩壓電路 30,經負電壓穩壓電路 30 穩壓後於輸出節點(Output Node) Nour 輸出一經穩壓之負輸出電壓(Regulated Negative Output Voltage) Vours。330 則為本發明之具有負電壓穩壓電路之半導體元件 300 所包含之一參考電壓產生器(Band Gap Circuit),用來產生元件 300 中各電路所需之參考電壓(Reference Voltage),包括如圖三所示之二參考電壓 V<sub>ref31</sub> 與 V<sub>ref32</sub>。

以下依序說明圖三中本發明之具有負電壓穩壓電路之半導體元件 300 中各部份電路之結構與功能。電壓源穩壓電路 310 係用來於節點 Ns產生一穩定電壓源 Vs。電壓源穩壓電路 310 包括一 p 型通道金屬氧化物半導體 (Metal-Oxide-Semiconductor, MOS,金氧半)電晶體 p3 以及一操作放大器 (operational amplifier) 363。電晶體 p3 以其源極 (source)與元件 300 之電壓源,例如為整個電路之高準位電源 Von相連,以及以其汲極 (drain)電連於節點 Ns;操作放大器 363 則如圖三所示,以及以其及極 (drain)電連於節點 Ns;操作放大器 363 則如圖三所示,以其二接收端分別電連於電晶體 p3 之汲極 (drain)與參考電壓產生器 330 所提供之一參考電壓 Vref31,以及以其輸出端電連於電晶體 p3 之間極 (gate)。電壓源穩壓電路 310 可將電晶體 p3 之汲極之電壓準位固定在參考電壓 Vref31之準位而獨立於非穩定電源 Von之影響之外,提供一穩定電壓源 Vs。電流源電路 320 包含二 n 型通道三重井 (triple-well)金氧半電晶體 n1 與 n2 之源極與輸入節點 Nin相連,而因為電晶體 n1 與 n2 為三重井 (triple-well)金氧半電晶體,因此可以於其汲極與源極連

接負電壓,負輸入電壓 VINS 即由電晶體 n1 與 n2 之源極輸入負電壓穩壓電路 30。分壓單元 340 係用來將負輸出電壓 VINS 分壓後迴授輸入本發明之負電壓穩壓電路 30,可有許多不同之實施方法,圖三所示為最簡易之一實施例。如圖三所示,分壓單元 340 包含兩分壓電阻 R31 與 R32,分壓單元 340 之兩端分別電連於負電壓穩壓電路 30 之輸出節點 Nour與節點 Ns以將電壓 Vs與負輸出電壓 Vours 分壓後於迴授節點 Nfeeks 迴授輸入負電壓穩壓電路 30。再來介紹驅動單元 350。驅動單元 350 包含二 p型通道金氧半電晶體 p1 與 p2,電晶體 p1 與 p2 之源極電連於節點 Ns而接收穩定電壓源 Vs,電晶體 p1 與 p2 之間極則分別電連於操作放大器 361 與 362 之輸出電壓分別控制流經電晶體 p1 與 p2 上之電流 I1與 I2。操作放大器 361 與 362 各自以其一接收端接收參考電壓產生器 330 所產生之參考電壓 Vref32,而以其另一接收端電連於迴授節點 Nfeeks 接收迴授電壓 Vfeeks。

根據圖三所示以及以上所述,本發明之負電壓穩壓電路運作的情形可描述如下。首先,電壓源穩壓電路 310 以及分壓單元 340 經妥善設計,參考電壓 Vref31 與 Vref32之值也加以配合選取後,當負輸出電壓 Vours高於目標準位時,迴授電壓 VFEBK3會跟著上升而高於 Vref32;此時操作放大器 361 之輸出電壓為高準位而操作放大器 362 之輸出電壓為低準位,導致電晶體 p1 上所流之電流 I1 變小而電晶體 p1 上所流之電流 I2 變大。然而,電晶體 n1 與 n2 上所流之電流互呈比例,因此在電晶體 p1 上所流之電流 I1 變小而電晶體 p1 上所流之電流 I1 變大的情況下,必須有電流從分壓電路 340 經輸出節點 Nour流入電晶體 n1 以補電流 I1 之不足;此電流將使得迴授電壓 VFEBK3與負輸出電壓 Vours 皆被拉低,即透過負電壓穩壓電路 30 之迴授,將原本高於目標準位之負輸出電壓 Vours 調低回目標準位。反之,若負輸出電壓 Vours 低於目標準位時,迴授電壓 VFEBK3會跟著下降而低於 Vref32;此時操作放大器 361 之輸出電壓為低準位而操作放大器 362 之輸出電壓為高準位,導致電晶體 p1 上所流之電流 I1 變大而電晶體 p1 上所流之電流 I1 變大而電晶體 p1 上所流之電流 I2 變小。同理,在電晶體 p1 上所流

之電流  $I_1$  變大而電晶體 pl 上所流之電流  $I_2$  變小的情況下,電流  $I_1$ 之部份電流將從輸出節點  $N_{\text{OUT}}$  流出至分壓單元 340;此電流將使得迴授電壓  $V_{\text{FEBK3}}$  與負輸出電壓  $V_{\text{OUT3}}$  皆被提高,即透過負電壓穩壓電路 30 之迴授,將原本低於目標準位之負輸出電壓  $V_{\text{OUT3}}$  調高回目標準位。

綜上所述,本發明係將負輸出電壓 Vours之分壓 Vrebks 迴授至負電壓穩壓電路 30 中以控制驅動單元 350 之電晶體 p1 與 p2 上所流經之電流 I1 與 I2, 再藉電流 I1與 I2之變化以調整負輸出電壓 Vours之準位,將其穩壓於一目標準位。其中,本發明之一特徵在於使用二 n 型通道三重并金氧半電晶體 n1 與 n2。如眾所知,電晶體之源極與基極以偏壓在同一電壓準位為佳,因此在本發明中採用 n 型通道三重并金氧半電晶體 n1 與 n2 組成一電流源電路,使得電晶體 n1 與 n2 之源極與汲極皆可接受負電壓,而以電晶體 n1 與 n2 之源極作為本發明之負電壓穩壓電路之輸入節點,以及以電晶體 n1 之汲極作為本發明之負電壓穩壓電路之輸入節點,以及以電晶體 n1 之汲極作為本發明之負電壓穩壓電路之輸入節點,以適用於負輸入電壓,實現負電壓之穩壓功能。

圖三所舉為本發明之具有負電壓穩壓電路之半導體元件之一較佳實施例。本發明於實施時,分壓單元 340 之與輸出節點 Nour 相連以外之另一端點可電連於一不同於 Vs之參考電壓 Vref33,而分壓單元 340 所包含之元件及其結構亦可有所變化,只要能妥善設計使得於迴授節點 NFEBK3 所產生之電壓 VFEBK3 可以與參考電壓 Vref32 相配合以控制操作放大器 361 與 362 即可。而電壓源穩壓電路 310 亦可省略或以其他穩壓電路代替,只要能於節點 Ns提供一穩定電壓源 Vs 即可。關於驅動單元 350 的部份,圖三中所舉為結構最簡單之實施例,亦可以結構相異但能在控制分壓電路上之電流以調整負輸出電壓 Vours 上達同樣效果之其他電路替代。

總結來說,本發明利用三重并金氧半電晶體之特性,提供了一簡潔而有效之負電壓穩壓電路,使得需要使用負電壓之電路能得到穩定之 負電壓而提高效能。且根據實際驗證,若所輸入之負輸入電壓為一負7 伏特(-7V)且其上有200毫伏(mV)擾動之電壓時,經本發明之負電壓穩壓電路穩壓後,可輸出一-7V而其上僅有小於50mV擾動之穩定電壓,足證本發明之負電壓穩壓電路可大幅降低負電壓上之雜訊而提供一良好之穩壓效果,支援了快閃記憶體於操作上之需求。



以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做 之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。

#### 【圖式簡單說明】

#### 圖式之簡單說明

圖一為一習知負電壓產生電路之示意圖。

圖二為一習知負電壓穩壓電路之示意圖。

圖三為本發明之具有負電壓穩壓電路之半導體元件之示意圖。

### 圖式之符號說明

10	0	負電壓產生電路
20	0, 30	負電壓穩壓電路
30	0	半導體元件
11	0, 210	振盪器
12	0, 220	負電充電電路
23	0	及閘
24	0, 340	分壓單元
25	0	比較器
31	0	電壓源穩壓電路
32	0	電流源
12 23 24 25 31	0, 220 0 0, 340 0	負電充電電路 及閘 分壓單元 比較器 電壓源穩壓電路

 330
 参考電壓產生器

 350
 驅動單元

 361, 362, 363
 操作放大器

 R21, R22, R31, R32
 電阻

 Vout1, Vout2, VFEBK2, Vref21, Vref22,
 電壓

Nin, Nout, Nfebk3 節點

 $V_{\text{ref31}}$ ,  $V_{\text{ref32}}$ ,  $V_{\text{DD}}$ ,  $V_{\text{OUT3}}$ ,  $V_{\text{IN3}}$ 

### 拾、申請專利範圍:

- 一種具有負電壓穩壓電路(negative voltage regulator)之半導體元件,其包含:
- 一負電壓穩壓電路,用來將一負輸入電壓(Negative Input Voltage) 穩壓後於一輸出節點(Output Node)輸出一負輸出電壓(Negative Output Voltage),該負電壓穩壓電路包含:
  - 一驅動單元(driver),用來調整該負輸出電壓,該驅動單元包含一 第一電晶體與一第二電晶體,一第一節點以及一輸出節點, 其中該第一節點電連於一電壓源,以及該輸出節點電連於該 負電壓穩壓電路之輸出節點;
  - 一第一操作放大器 (operational amplifier),其包含一第一接收端,一第二接收端以及一輸出端,分別電連於一迴授電壓 (Feedback Voltage),及一參考電壓(Reference Voltage)以及該第一電晶體,該第一操作放大器係依據該迴授電壓以及該參考電壓以於該輸出端輸出一驅動電壓以控制流經該第一電晶體之電流;
  - 一第二操作放大器,該第二操作放大器包含一第一接收端,一第二接收端以及一輸出端,分別電連於一參考電壓,該迴授電壓以及該第二電晶體,該第二操作放大器係依據該參考電壓以及該迴授電壓以於該輸出端輸出一驅動電壓以控制流經該第二電晶體之電流;
  - 一電流源電路(current source circuit),用來提供該驅動單元電流,該電流源電路包含二n型通道三重井(triple-well) 金屬氧化物半導體(Metal-Oxide-Semiconductor,MOS,金氧半)電晶體,其中該二n型通道三重井金氧半電晶體之汲極分別電連於該第一電晶體之汲極以及該第二電晶體之汲極,以及該二n型通道三重井金氧半電晶體之源極(Source)與該負輸入電壓相連;以及
  - 一分壓單元,包含一第一端點、一第二端點以及一迴授節點,其中

該第一端點電連於一電壓源,該第二端點電連於該輸出節點,以及該迴授節點電連於該第一操作放大器之第一接收端和該第二操作放大器之第二接收端,該分壓單元係用來將該電壓源之位準以及該負輸出電壓分壓以形成該迴授電壓,而於該迴授節點輸出該迴授電壓至該第一操作放大器以及該第二操作放大器,以調整控制流經該第一電晶體以及該第二電晶體之電流,進而穩定該負輸出電壓。


- 如申請專利範圍第1項所述之半導體元件,其中該第一電晶體與該第 二電晶體係各為一 p 型通道金氧半電晶體。
- 3. 如申請專利範圍第1項所述之半導體元件,其中該第一電晶體與該第二電晶體係各為一 p 型通道金氧半電晶體,其中該第一電晶體之源極 (Source)以及該第二電晶體之源極電連於該第一電壓源,該第一電晶體之間極電連於該第一操作放大器之輸出端,以及該第二電晶體之間極電連於該第二操作放大器之輸出端。
- 4. 如申請專利範圍第 3 項所述之半導體元件,其中該驅動器之輸出節點 係為該第一電晶體之汲極。
- 如申請專利範圍第3項所述之半導體元件,其中該驅動器之輸出節點 係為該第二電晶體之汲極。
- 6. 如申請專利範圍第1項所述之半導體元件,其中該二 n型通道三重井金氧半電晶體之基極(Base)分別與其各自之源極(Source)相電連,該二 n型通道三重井金氧半電晶體中之一 n型通道三重井金氧半電晶體之汲極與閘極(Gate)相電連,以及該二 n型通道三重井金氧半電晶體中之另一 n型通道三重井金氧半電晶體之汲極電連於該驅動器之輸出節點。

- 7. 如申請專利範圍第 1 項所述之半導體元件,其另包含一振盪器 (oscillator)與一負電充電電路(negative pump),其中該振盪器之輸 出端電連於該負電充電電路之輸入端,以及該負電充電電路之輸出端 電連於該二 n 型通道三重井金氧半電晶體之源極。
- 8. 如申請專利範圍第 1 項所述之半導體元件,其另包含一參考電壓產生器,用來產生該第一操作放大器之參考電壓與該第二操作放大器之參考電壓。
- 如申請專利範圍第 1 項所述之半導體元件,其中該驅動單元與該分壓 單元係電連至同一電壓源。
- 10. 如申請專利範圍第1項所述之半導體元件,其另包含:
  - 一電壓源穩壓電路,用來產生與該驅動單元之第一節點相電連之電壓 源,該電壓源穩壓電路包含:
  - 一 p 型通道金氧半電晶體,以其源極與一第一電壓源相連,以及以其 汲極電連於該驅動單元之第一節點;以及
  - 一第三操作放大器,其包含一第一接收端,一第二接收端以及一輸出端,分別電連於該 p 型通道金氧半電晶體之汲極,一第一參考電壓以及該 p 型通道金氧半電晶體之閘極,該第三操作放大器係用來將該 p 型通道金氧半電晶體之汲極之電壓準位固定在該第一參考電壓之準位。
- 11. 如申請專利範圍第 10 項所述之半導體元件,其另包含一參考電壓產生器,用來產生該第一操作放大器之參考電壓,該第二操作放大器之參考電壓以及該第一參考電壓。
- 12. 如申請專利範圍第 1 項所述之半導體元件,其係為一快閃記憶體 (flash memory)。


# 拾壹、圖式:














置三